作者：Synopsys產品營銷部主管Larry Vivolo

Synopsys技術方案架構設計師Josefina Hobbs

對于電子行業(yè)的某些特定部門來說，低功率設計一直是一項設計中的考慮要素，但卻不一定是設計中的一項限制因素。從發(fā)展歷史來看，節(jié)能設計極少會犧牲功能性或性能。

傳統(tǒng)上，在耗電與性能之間進行平衡屬于一項戰(zhàn)略決策，這項決策通常在設計階段做出，并在零部件層面上得到實施。我們常見到，廠商在利用耗電與性能之間的這種折衷來實現一代產品與前一代產品或競爭產品之間的差別化。這種方式得以實現的原因在于，以前對于集成器件制造商（IDM）來說，為復雜器件提供低功率實現方案相對較為簡單。對于集成器件制造商來說，低功率設計可以通過將自己設計團隊的技能和經驗進行結合而實現，而且，也許更為重要的是，是隨著工藝節(jié)點的不斷縮小而實現了功耗本質上的降低。

但是，隨著180納米節(jié)點以下每一個工藝節(jié)點的進一步縮小，半導體制造曾經能夠達到的本質性功耗降低幅度一直在下降。特別是泄漏電流的問題已經大過了動態(tài)電流耗電量的問題，大部分原因在于運行在遠遠低于以前的電壓下的晶體管器件的特性影響。

隨著晶體管尺寸的繼續(xù)縮小，集成更多數量晶體管的難度也持續(xù)加大。這導致已經幾乎不可能為封裝如此密集的晶體管提供足夠的電流和熱耗散。因此，放棄低功率設計方法成為一種幾乎被摒棄的奢侈選擇。

實現低功率設計目前已經成為半導體供應鏈中每一個人頭腦中的焦點問題。有效的低功率設計要求設計團隊、IP供應商以及工具和解決方案提供商之間展開協(xié)作。只有通過實施連貫一致的方法，并將這些方法運用在供應鏈賴以存在的整個工具領域，電子行業(yè)才能真正解決低功率設計所面臨的不斷增長的挑戰(zhàn)。

低功率設計技巧

在泄漏/靜態(tài)電流問題變得如此顯著之前，IC設計者們就已經遇到并克服了與動態(tài)功耗相關的種種問題。動態(tài)功耗存在2個主要的組成部分，第1個部分是消耗在用于連接器件內所有單元的導線內的電流。信號從一個單元到另一個單元的傳遞要經過對互連線電容的充電和放電過程，而每一次電容充電都要求有一定數量的電流才能“切換”其邏輯值。這稱為“切換功率”。給定互連線上發(fā)生的操作次數越多，就需要越多的切換功率，而且因此會消耗更多的動態(tài)功率。

動態(tài)功率消耗的第2個組成部分發(fā)生的門電路本身的內部。相對來說更容易理解，CMOS門電路在各個狀態(tài)之間的開關操作次數越多，門電路所消耗的電流也就越多。這也是CMOS在其靜態(tài)下效率的“回報”；只有在“開”和“關”之間進行轉換時，才需要有電流流入CMOS門電路，這是因為在靜態(tài)下，門電路晶體管中的一個總是處于非導通狀態(tài)下。

而在邏輯轉換過程中，門電路內的N型和P型晶體管均必須改變狀態(tài)，從而有一小段時間，這2個晶體管均將導通。這意味著，在每次轉換中的一小段時間內，供電軌與接地軌之間存在一條低阻抗通路，從而導致出現一個浪涌電流的流動。因此，邏輯轉換的頻率越高，浪涌電流的頻率也越高，動態(tài)電流也越大。這樣，這個門電路就成為動態(tài)功耗的“短路”元件。

在晶體管密度合理的器件內，晶體管運行在相對較低的時鐘頻率下，這種功率浪涌現象還是可以承受的。隨著密度和頻率被不斷地推高，所存在的問題也就越來越大。

為了抑制這些浪涌現象，工程師們開始提倡采用復雜的時鐘門電路開關方案，從而減少了不必要的門電路開關操作。隨后又推出了更為優(yōu)秀的頻率縮放技巧，這種技巧可將時序頻率與需求匹配起來；需求越大則時鐘越快，從而將轉換耗電保持在較低水平。這種方法開始仿效在元件層面上應用于傳統(tǒng)的功率/性能折衷方法，理所當然地，下一步的發(fā)展是將相同的縮放方法應用于供電電壓，獲得甚至更大的節(jié)能效果。

控制靜態(tài)功率

隨著將動態(tài)功率的問題逐漸納入控制范圍內，靜態(tài)功率的問題又出現了。靜態(tài)功率問題出現在CMOS門電路晶體管中至少有一個晶體管應當處于“嚴格關斷”而且不導通的時間段內。這個問題還圍繞著與較小幾何尺寸相關聯(lián)的供電電壓降低的問題。電壓越低，驅動晶體管進入非導通狀態(tài)的難度就越大，導致在不應當存在電流的時候出現了一個很小的電流；就是所謂的“泄漏”電流。這部分功率也稱為“靜態(tài)”功率，因為這是在門電路處于不轉換的“穩(wěn)定”狀態(tài)下所發(fā)生的電流消耗。

這個問題的一個解決方法是提高晶體管開關操作的閾值電壓。但是，這一解決方法的不利之處在于也會導致晶體管的開關操作變慢。另一種解決方案是在不需要的時候將這部分電流路徑與設計方案中的較大組成部分的連接斷開，將這些處于關閉狀態(tài)下的組成部分的泄漏電流減少至零。但是，這種解決方案也存在缺點，典型的缺點包括存儲器維持能力和“重啟”用時。中間解決方案再次落到供電電壓下，也就是在整個設計范圍內實施不同的功率域。在性能允許時采用較低電壓可以減少功耗，而在功耗不是極其重要時供應較高的電壓以維持性能。對于絕大多數注重功耗的設計方案來說，都會采用一種將不同工作電壓與功率域“選通控制”相結合的方法。這種“多電壓配關斷”的方法需要很高的設計成本，但為了創(chuàng)造低功率的器件，這個成本是必須支付的。

更進一步的方法是將多電壓與關斷和動態(tài)電壓縮放結合起來，能夠產生甚至更顯著的節(jié)能效果。如今，為了滿足功率方面的目標，設計人員必須運用各種先進的低功率設計技巧，其中包括功率選通、多電壓和動態(tài)頻率電壓縮放（DVFS），迫使工程師創(chuàng)建和驗證芯片的方法發(fā)生采取重大轉變。但是，由于設計上的復雜度以及以前缺乏EDA自動化手段的原因，工程設計團隊面臨著手工分析和運用這些技巧的難題，而且也沒把握在不影響性能的條件下滿足功耗預算目標。

較近，英特爾公司宣布自己已經成功地制造出4核處理器，這種處理器集成了20億個晶體管。而這種設計內含20億個晶體管器件有可能成為標準，前提是對此類設計方案實施針對低功率運行進行優(yōu)化時不會要求付出不經濟合理的投入，這也正是電子設計自動化（EDA）行業(yè)所追求的目標。但是，在沒有能夠解決這種復雜設計方案低功率實施和驗證的必要EDA工具的情況下，這個任務將徹底成為不可能完成的任務。

Synopsys的Eclypse低功率解決方案

低功率設計問題的傳統(tǒng)解決方法嚴重依賴于工程師手工應用各種低功率設計技巧。而本套解決方案能夠讓這個過程實現自動化，方案結合了多種頂尖的EDA工具，并符合業(yè)內廣泛認可的低功率標準。

Synopsys相信，統(tǒng)一功率格式（UPF）能夠提供一條這種解決方案的實施路徑。通過在自己的設計工具系列內添加對UPF的支持，Synopsys已經創(chuàng)造出業(yè)界第一款專門針對低功率多電壓設計方法的綜合設計環(huán)境，并提供了完整的工具流程，包括RTL設計、驗證、RTL綜合、測試、物理實現以及簽核。圖1所示為Synopsys Eclypse™低功率解決方案的關鍵組成部分。

圖1. 整個Eclypse低功率解決方案均支持UPF。

UPF是一個HDL的擴展集，它讓功率設計意圖可以作為設計語義的一部分而得到理解。通過一些命令，諸如：create_power_domain、set_domain_supply_net、create_supply_net及connect_supply_net提供了適用于低功率設計方法的定義，描述了功率分布和信號隔離的策略，以及讓設計團隊能夠設置功率要求和限制條件。

實施這些方法要求得到工具層面上的支持，對設計限制條件的意識，而且注重電壓的驗證方法。而Eclypse低功率解決方案滿足了這些要求。

低功率設計驗證

如上所述，多級電壓域會在設計階段造成很大的挑戰(zhàn)，而這種方法的成效也必須進行驗證以確認功能性以及避免代價高昂的重新設計。

現有驗證解決方案無法滿足全部功率模式下功能狀態(tài)的驗證，也不能滿足對功率狀態(tài)轉換以及硬件控制時序的驗證。如果一項多電壓設計方案沒有達到這種程度的可見度，而僅此一項無法預測的錯誤可能將器件驅動到一個未知的狀態(tài)，導致死鎖或誘發(fā)出不可預測的運行狀態(tài)。

Synopsys的Multi-Voltage SIMulator（MVSIM）是Eclypse的一個集成組件，可以精確地仿真各類技巧運用，例如動態(tài)電壓縮放、自適應電壓縮放、功率選通、保留和體偏置。其中包括了ARM自己的稱為“智能能量管理”的自適應電壓縮放，并且能夠共同仿真一個現有的行業(yè)標準的RTL仿真器。

MVSIM提供對于各種低功率設計技巧的驗證，包括動態(tài)電壓和頻率縮放以及VDD待機，并理解采用UPF表達的功率設計意圖，能夠實現RTL層面和門電路層面上的多電壓設計方案的驗證。這一方案還支持穩(wěn)壓器、電平轉換器和電源開關的注重電壓的建模方式。

Eclypse低功率解決方案的支撐性理念是此方案的全部組成部分均協(xié)同起來達成一個共同的追求目標。除了MVSIM™以外，Eclypse還包括MVRC™（靜態(tài)功率驗證規(guī)則檢查器）、Design Compiler®、Power Compiler™、IC Compiler™、DFT MAX™、Formality®以及PrimeTime®（Galaxy™設計平臺的關鍵組成部分）。這些組成部分與各種附加工具結合起來，用于實現低功率設計，這些工具包括Innovator™、HSPICE®、HSIM®、NanoSim®、TetraMAX®和PrimeRail™，以及DesignWare® IP，所有工具均由Synopsys Professional Services的專業(yè)經驗提供支持。

先進低功率設計技術

Eclypse低功率解決方案為設計人員提供了若干個新的先進低功率設計技術。多電壓斷言的自動化生成和報告能夠極大程度地改進易用性，并降低功能驗證的風險。進一步增強的時鐘選通和低功率時鐘樹綜合讓設計人員能夠優(yōu)化自己針對低功率設計方案的時鐘結構的優(yōu)化，還能夠同時達到所要求的失真和時序目標。先進的多閾值泄漏電流優(yōu)化能夠將低Vt