今年早些時(shí)候宣布了早期客戶基準(zhǔn)測(cè)試結(jié)果獲得成功，在此基礎(chǔ)上，今天發(fā)布面向Stratix® 10 FPGA和SoC的早期試用設(shè)計(jì)軟件，這是業(yè)界第一款針對(duì)14-nm FPGA的設(shè)計(jì)軟件。客戶現(xiàn)在可以啟動(dòng)自己的Stratix 10 FPGA設(shè)計(jì)，采用Stratix 10 HyperFlex體系結(jié)構(gòu)和Intel 14 nm三柵極工藝，率先體驗(yàn)內(nèi)核性能兩倍的提高。在這一設(shè)計(jì)軟件中，Altera引入了Hyper-Aware設(shè)計(jì)流程，包括創(chuàng)新的快速前向編譯功能，支持客戶快速研究設(shè)計(jì)性能，實(shí)現(xiàn)性能突破。

隨著Stratix 10 FPGA在內(nèi)核性能上的大幅度突破，用戶現(xiàn)在可以利用創(chuàng)新的HyperFlex體系結(jié)構(gòu)，進(jìn)一步提高設(shè)計(jì)性能，獲得前一代FPGA體系結(jié)構(gòu)無(wú)法實(shí)現(xiàn)的性能突破。開發(fā)的快速前向編譯功能將客戶設(shè)計(jì)性能提高了兩倍，針對(duì)性能瓶頸，逐步提供詳細(xì)的改進(jìn)建議，從而幫助用戶快速進(jìn)行改進(jìn)。用戶可以采用快速前向編譯功能所提供的建議，估算出設(shè)計(jì)的Fmax (較大工作頻率)。采用這一創(chuàng)新的設(shè)計(jì)流程，快速前向編譯功能更有利于客戶提高Stratix 10 FPGA設(shè)計(jì)總體性能，快速實(shí)現(xiàn)時(shí)序收斂。

Altera高端FPGA資深市場(chǎng)經(jīng)理Jordon Inkeles說(shuō)：“我們目前提供的Stratix 10設(shè)計(jì)工具幫助客戶采用業(yè)界性能較好的下一代FPGA和SoC以較快的速度將產(chǎn)品推向市場(chǎng)。快速前向編譯功能與Stratix 10 HyperFlex體系結(jié)構(gòu)相結(jié)合，客戶將性能提高了兩倍，同時(shí)節(jié)省了幾個(gè)星期到數(shù)月的工程開發(fā)時(shí)間。”

以前，為實(shí)現(xiàn)性能目標(biāo)，用戶通常需要多次進(jìn)行耗時(shí)的設(shè)計(jì)迭代，包括嘗試各種設(shè)計(jì)優(yōu)化，重新運(yùn)行所有的FPGA編譯，確定設(shè)計(jì)修改是否有效。而采用快速前向編譯功能，用戶能夠獲得詳細(xì)的設(shè)計(jì)優(yōu)化指南，估算出設(shè)計(jì)Fmax，以充分發(fā)揮HyperFlex體系結(jié)構(gòu)的優(yōu)勢(shì)。由此，客戶會(huì)更好的確定在哪方面加大投入開發(fā)才能較有效的突破性能，從而提高設(shè)計(jì)性能和吞吐量。結(jié)果，Stratix 10 FPGA客戶以更少的設(shè)計(jì)迭代次數(shù)實(shí)現(xiàn)了性能目標(biāo)，很容易將內(nèi)核性能提高兩倍。

Stratix 10 FPGA和SoC簡(jiǎn)介

Stratix 10 FPGA和SoC設(shè)計(jì)支持較先進(jìn)的高性能應(yīng)用，包括，通信、軍事、廣播以及計(jì)算機(jī)和存儲(chǔ)市場(chǎng)等領(lǐng)域，同時(shí)降低了系統(tǒng)功耗。Stratix 10 FPGA和SoC采用HyperFlex體系結(jié)構(gòu)和Intel 14 nm三柵極工藝，內(nèi)核性能比前一代高性能可編程器件平均提高了兩倍。HyperFlex是Altera為Stratix 10器件提供的下一代內(nèi)核架構(gòu)——是FPGA業(yè)界過(guò)去十年中較顯著的體系結(jié)構(gòu)創(chuàng)新，支持傳統(tǒng)FPGA體系結(jié)構(gòu)無(wú)法實(shí)現(xiàn)的應(yīng)用。對(duì)于功耗預(yù)算非常嚴(yán)格的高性能系統(tǒng)，與Stratix V FPGA相比，Stratix 10器件幫助客戶將功耗降低了70%。Stratix 10 FPGA和SoC實(shí)現(xiàn)了業(yè)界較高水平的集成度，包括：

·密度較高的單片器件，有四百多萬(wàn)個(gè)邏輯單元。

·單精度、硬核浮點(diǎn)DSP性能優(yōu)于10 TeraFLOP。

·串行收發(fā)器帶寬比前一代FPGA高4倍，包括了28-Gbps背板收發(fā)器，以及56-Gbps收發(fā)器通路。

·高性能、四核64位ARM Cortex-A53處理器系統(tǒng)。

·多管芯解決方案，在一個(gè)封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件。

供貨信息

客戶現(xiàn)在可以通過(guò)參加Altera的Stratix 10早期試用計(jì)劃，使用Stratix 10 FPGA設(shè)計(jì)軟件。已經(jīng)參加了早期試用計(jì)劃的客戶可以聯(lián)系當(dāng)?shù)氐腁ltera銷售代表，申請(qǐng)軟件許可。關(guān)于Stratix 10 FPGA和SoC相關(guān)的其他信息，或者希望加入早期試用計(jì)劃，請(qǐng)聯(lián)系您當(dāng)?shù)氐腁ltera銷售代表。 

Altera簡(jiǎn)介

Altera®的可編程解決方案幫助電子系統(tǒng)設(shè)計(jì)人員快速高效地實(shí)現(xiàn)創(chuàng)新，突出產(chǎn)品優(yōu)勢(shì)，贏得市場(chǎng)競(jìng)爭(zhēng)。Altera提供FPGA、SoC、CPLD和ASIC，以及電源管理等互補(bǔ)技術(shù)，為全世界的客戶提供高價(jià)值解決方案。請(qǐng)關(guān)注Altera官方微博，通過(guò)Altera中文論壇及時(shí)提出問題，分享信息，與眾多的Altera工程師在線交流。