重點：

·         Allegro PCB Designer中的TimingVision environment提供一種全新獨特加速High-Speed  PCB中時序收斂的設計環境。

·         自動交互式布線功能搭配TimingVision environment可加快復雜高速接口設計，例如在DDR3設計時，提高67%的設計效率

·         TimingVision可以與ASI（Sigrity）power-aware的SI工具結合，高效準確的進行仿真分析及改進，以確保設計滿足各種接口規范

·         使用Cadence工具創建產品可以從IP到SoC設計，到封裝設計，到PCB，到系統開發，這一系列過程中實現可預見性并且實現有效地控制成本

【中國，2014年3月6日】——全球電子設計創新領先企業Cadence設計系統公司（NASDAQ: CDNS）今天宣布其新版Allegro® TimingVision™ environment加速高速接口設計高達67%。使用Cadence® Allegro PCB Designer中的TimingVision environment，能大大縮短高速PCB接口設計周期，并確保接口信號滿足時序要求。如今先進的主流協議，包括DDR3/DDR4、 PCI Express及SATA等協議，隨著數據傳輸速率的提高及供電電壓的降低，這個功能將越來越重要。

TimingVision environment 使用嵌入式時序引擎，用于分析整個接口結構和開發時序目標，以幫助設計人員直接在Layout時實現可視化的實時延遲及相位信息。這大大減少手動編輯及整體實現的時間。當結合Cadence Sigrity™ power-aware的SI分析工具，TimingVision environment能夠快速分析及調整符合標準的接口設計，減少修復時序問題的時間。

TimingVision environment非常適用于任何高速接口的PCB，特別適用于PC、平板電腦、智能手機和云數據中心架構應用。其主要功能包括：

·     TimingVision environment在設計畫布編輯期間對有源信號和相關信號提供動態反饋

·     自動交互式相位調整（AiPT）對選定組的差分給予靜態和動態的相位約束補償

·     自動交互式延遲調整（AiDT）對選定組的信號，例如字節通道物理設計指定的傳播延遲、相對傳播延遲和總蝕刻長度約束給予補償。

“使用這種新的Allegro技術可終結所有我們花費在布線和調整時間所遭受的挫折。對于我們團隊所節省的所有時間可直接用于企業新項目的需求。”Pegatron計算機輔助工程副總監Sky Huang表示。

“Cadence處于獨特的位置可解決從芯片到較終產品的所有高速IP實現和驗證需求，”Cadence研發副總裁AJ Incorvaia表示，“引進TimingVision environment，PCB設計人員現在有了一個成熟和高效的解決方案以滿足日益復雜的時序收斂的挑戰。”

    TimingVision environment同自動交互式布線環境一起作為Allegro PCB High-Speed Option的一部分目前已經上市。

    有關更多TimingVision environment的信息，請訪問：http://www.cadence.com/cadence/Allegro/autointeractive/Pages/optimize.aspx

關于Cadence
Cadence公司成就全球電子設計技術創新，并在創建當今集成電路和電子產品中發揮核心作用。我們的客戶采用Cadence的軟件、硬件、IP、設計服務，設計和驗證用于消費電子、網絡和通訊設備以及計算機系統中的尖端半導體器件。公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究機構，以服務于全球電子產業。關于公司、產品及服務的更多信息，敬請瀏覽公司網站www.cadence.com。

###

© 2014年Cadence設計系統公司版權所有。保留所有權利。Cadence、Incisive、Palladium及Cadence標識是Cadence設計系統公司在美國和其他國家的注冊商標。其他所有商標均為其各自所有人的財產。