亮點：

·      新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設計

·      使用帶3D堆疊的邏輯搭載存儲器進行過流程驗證

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司（NASDAQ：CDNS）今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進行了驗證 ，可實現(xiàn)多塊模的整合。它將臺積電的3D堆疊技術和Cadence®3D-IC解決方案相結合，包括了集成的設計工具、靈活的實現(xiàn)平臺，以及較終的時序物理簽收和電流/熱分析。

相對于純粹在工藝節(jié)點上的進步，3D-IC技術讓企業(yè)在尋求更高性能和更低功耗的道路上，有了更多的選擇。3D-IC給開發(fā)當今復雜設計的工程師們提供了幾項關鍵優(yōu)勢，幫他們實現(xiàn)更高的性能、更低的功耗以及更小的尺寸。今天宣布的內容，是兩位3D- IC技術領先者一年前宣布的臺積電CoWoS™參考流程的延續(xù)。

“我們與Cadence緊密協(xié)作以實現(xiàn)真正3D芯片開發(fā)，”臺積電設計架構營銷部高級總監(jiān)Suk Lee表示。“通過這一全新的參考流程，我們的共同客戶可以充滿信心地向前推進3D-IC的開發(fā)，因為他們知道其Cadence工具流程已通過3D-IC測試工具在硅片上進行過驗證。”

“3D-IC是進行產品整合的全新方法。它賦予摩爾定律新的維度，需要深度合作才能獲得完美的功能產品，”Cadence首席戰(zhàn)略官兼數(shù)字與簽收集團資深副總裁徐季平表示。“這一較新的參考流程表明，我們攜手臺積電開發(fā)3D芯片的實際操作流程不僅可行，而且對于解決芯片復雜性方面是個有吸引力的選擇。”

Cadence 3D-IC流程中的工具囊括了數(shù)字、定制/模擬及較終簽收技術。它們包括Encounter® Digital Implementation System、Tempus™ Timing Signoff Solution、Virtuoso® Layout Editor、Physical Verification System、QRC Extraction、Encounter Power System、Encounter Test、Allegro® SiP及Sigrity™ XcitePI/PowerDC。

關于Cadence

Cadence公司成就全球電子設計技術創(chuàng)新，并在創(chuàng)建當今集成電路和電子產品中發(fā)揮核心作用。我們的客戶采用Cadence的軟件、硬件、IP、設計服務，設計和驗證用于消費電子、網絡和通訊設備以及計算機系統(tǒng)中的尖端半導體器件。公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究機構，以服務于全球電子產業(yè)。關于公司、產品及服務的更多信息，敬請瀏覽公司網站www.cadence.com。

© 2013年Cadence設計公司版權所有。保留所有權利。Cadence、Allegro、Encounter、Sigrity、Tempus、Virtuoso和Cadence標識是Cadence設計系統(tǒng)公司在美國和其他國家的注冊商標。其他所有商標均為其各自所有人的財產。