作者：Hezi Saar
高級產品市場經理
Actel公司

功耗敏感應用的設計人員如今面對前所未有嚴格的系統總體功耗限制、規范和標準。與此同時，這類應用所要求的功能、性能和復雜度正不斷增加，但卻不能以增加電池消耗和成本作為代價。對大多數工程決定來說，確定較佳的器件取決于功耗、性能、邏輯和I/O數量方面的設計約束。由于基于Flash的非易失性FPGA不需要數百萬耗電的SRAM配置數據存儲單元，其靜態功耗較之于基于SRAM的解決方案低很多，因而成為功耗敏感應用的理想器件。

Actel公司高級產品市場經理Hezi Saar

可選的解決方案

以前，大多數設計人員依賴ASIC來滿足設計中的低功耗約束，而不是采用FPGA。由于開發周期較長、NRE高、缺乏應對標準變化及后期設計修改靈活性差，采用硬連線的ASIC風險較高，對產品生命周期較短的應用不太實際。隨著競爭加劇，上市時間對產品的成敗越來越重要，PLD逐漸成為首選的解決方案。事實上，越來越多的設計人員開始發現，為適應不斷演進的標準、縮短開發周期并達到下一代前沿半導體產品所要求的封裝和功耗指標，必須采用低功耗的可編程解決方案。

當然，并非所有的可編程邏輯技術都能很好地滿足低功耗要求。事實上，當今市場上某些“低功耗”FPGA的電流消耗高達30mA，這通常比典型的功耗敏感電池供電應用所能容忍的耗電量還要1到2個數量級。基于SRAM技術的器件在上電啟動時還會產生浪涌電流，并在系統初始化期間出現加載配置數據的功率尖峰，這會導致額外的電池消耗。基于Flash技術的單芯片器件不需要外接配置數據器件(如啟動PROM或微控制器) 來完成每次上電啟動的編程加載工作，并具有上電即用功能，無需外部器件的協助就可完成系統上電。去除SRAM FPGA所需的額外部件，不僅可減少電路板空間和系統功耗，還能提高可靠性，簡化庫存管理，將整體系統成本降低多達70%。

采用Flash*Freeze技術的IGLOO PLUS系列FPGA

但是，繼續降低器件電源電壓(Vcc)的日子已不復存在。不僅如此，由于基于SRAM技術的FPGA晶體管密度極高，每一次半導體工藝節點的縮小都意味著靜態功耗的增加，因為工藝節點縮小后，量子隧道效應和亞閾區泄漏之類的問題變得更加嚴重。這對面向功耗敏感應用的器件是個實實在在的挑戰。隨著漏電流增加，靜態功耗開始成為功耗的主要部分，因此靜態功耗成為人們較關心的問題。

由于不需要數百萬SRAM配置數據存儲單元，基于Flash的非易失性FPGA的靜態功耗比基于SRAM的解決方案要低很多。因此，基于Flash的非易失性FPGA是低功耗應用的理想器件。事實上，在市面上基于Flash的低成本FPGA中，設計人員可以選擇專門針對功耗、速度和I/O以及功耗及成本敏感應用的基本設計要求進行了優化的產品。

1．針對功耗而優化

由于Flash FPGA的靜態功耗比競爭的可編程邏輯產品低，靜態功耗僅5μW的IGLOO 系列FPGA能將便攜產品的電池待機時間延長至數周和數月。為將功耗降到5μW，該系列FPGA采用了Flash*Freeze技術以及相應的控制引腳。設計人員還利用Flash*Freeze引腳在1μs之內迅速、方便地進入或退出特殊的低功耗模式。IGLOO FPGA采用4×4mm封裝，焊球間距為0.4mm，是市面上較小的可編程邏輯器件封裝，對于那些極低功耗和極小尺寸至關重要的應用特別具吸引力。

2．針對功耗和I/O而優化

某些基于Flash技術的FPGA (如靜態功耗僅5μW的IGLOO PLUS系列FPGA)已針對需要I/O密集的內存總線操作、通用I/O擴展、時序邏輯、接口轉換、存儲和人機界面觸摸屏及鍵盤技術的應用進行了優化。較之于同等封裝尺寸的競爭對手可編程邏輯產品，這類器件減少了6倍的靜態功耗、50%的動態功耗、增加了2倍的I/O密度以及2.7倍的邏輯密度。

除了更好地支持不同電平外，IGLOO PLUS系列器件具備4個I/O組，以便進行獨立的電平調整。由于能更好地支持不同的電平，這項功能對于應用處理器和專用標準產品(ASSP) 之間的橋接非常關鍵，因為所用的I/O標準和電壓可能不同。IGLOO PLUS系列器件支持獨立的施密特觸發器輸入和熱插撥。施密特觸發器輸入在電路中提供更好的抗擾性，讓設計人員能可靠地識別緩慢上升的輸入信號，如鍵盤或人機界面觸摸屏輸入信號。熱插拔功能對于便攜式媒體播放器和游戲機等設備很有益，因為它們通常都需要實時接入或關斷大容量固態存儲模塊和人機界面控制器。此外，在FPGA處于超低功耗模式時保持I/O處于“ON”狀態，對于便攜或電池供電應用，如智能電話、數字相框、無線音頻和無線視頻應用也很重要。

3．功耗與速度之間的平衡

對高性能、功耗敏感應用的設計人員來說，基于 Flash的ProASIC3L器件提供了高速度、低功耗和低成本之間的較佳平衡，并支持1.2V內核電壓和I/O電壓，以及靈活的低功耗運作模式。這使設計人員無需關斷時鐘或電源，即可迅速將器件從動態工作模式切換到靜態模式。在采用了同級100萬門 FPGA的典型高速設計中，ProASIC3L 器件的動態功耗只有100mA，靜態功耗僅為1mW，而以SRAM為基礎的競爭解決方案的動態功耗要高出60%，靜態功耗更是其100倍。

4．針對速度而優化

目前已有一些基于 Flash的低功耗FPGA系列針對性能進行了優化，同時又保持了具吸引力的功耗指標。例如系統門密度達百萬的ProASIC3 FPGA，其工作頻率達350 MHz，在典型條件下待機電流僅為8mA，比基于SRAM技術的競爭產品幾乎降低了一個數量級。該產品為高性能市場如工業、醫療和科學等領域的設計人員提供了具有高速度、低功耗和低成本的靈活及功能豐富的解決方案。