全球電子設計創新領先企業Cadence設計系統公司（NASDAQ: CDNS）今天宣布，中芯國際集成電路制造有限公司（中芯國際”,紐約證交所股份代號：SMI；香港聯合交易所股票代碼: 0981.HK）采用了Cadence® Litho Physical Analyzer與Cadence Litho Electrical Analyzer，從而能夠更準確地預測壓力和光刻差異對65和45納米半導體設計性能的影響。 Cadence Litho Electrical Analyzer—半導體行業第一個用于各大領先半導體公司從90到40納米生產中的DFM電氣解決方案—與Cadence Litho Physical Analyzer結合，形成了一個能精確預測較終硅片結果的流程。

此前單個單元和庫的電氣行為可在一個單獨的環境中進行預先標示，該單獨環境在給定的、基于目標制程技術的設計中使用時可保持一致性。在65及更小納米，單元的每次放置都產生了自己的一套物理和電氣差異，這些差異與鄰近的單元或環境有關。 這種“與環境有關的差異”已成為關鍵的問題，可導致芯片設計失敗。 Cadence Encounter® Digital Implementation System (EDI)無縫地整合了Litho Physical Analyzer與Litho Electrical Analyzer，可在全芯片實現之前進行嚴苛的、與環境有關的單元物理與電氣簽收。 該流程利用了模型化的物理與電氣可制造性（DFM）技術，可提高標準單元庫、知識產權（IP）核、及全芯片的品質和可靠性，從而提高完整芯片的制造成品率。 “在65和45納米上必須解決物理和電氣差異，這需要一種整體性的方法，它要始于單元級別，并考慮到設計的整個環境，” 中芯國際設計服務中心副總裁劉明剛表示，“通過Cadence的DFM流程，我們能夠分析單元和IP差異，并能對它們在真實硅片中的性能進行精確建模。 通過標示和減少差異，我們的客戶將能減少防護帶并制出更高品質的硅片。  該解決方案還能實現近線性可擴展性，而這對于全芯片電氣DFM驗證流程來說是必需的。

Cadence已開發出業界較完整的設計側DFM預防、分析和簽收方法學之一，并包括Encounter Digital Implementation System設計側優化。它也被用于32和28納米庫的差異建模。“快速、精確、與環境有關的單元光刻與壓力效應差異建模，對實現65納米及以下節點實現有價值生產設計非常關鍵，”Cadence實現集團研發副總裁徐季平表示。“眾多一次硅片成功已證明了高容量半導體設計DFM分析工具的價值。”

關于Cadence
Cadence公司成就全球電子設計技術創新，并在創建當今集成電路和電子產品中發揮核心作用。我們的客戶采用Cadence的軟件、硬件、設計方法和服務，來設計和驗證用于消費電子產品、網絡和通訊設備以及計算機系統中的尖端半導體器件、印刷電路板和電子系統。公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究設施，以服務于全球電子產業。關于公司、產品及服務的更多信息，敬請瀏覽公司網站 www.cadence.com。