LatticeECP3 PCI Express IP核解決方案實現較低成本，較低功耗的單片可編程PCI Express 2.0端點－    

萊迪思半導體公司（NASDAQ: LSCC）今日宣布LatticeECP3^TMFPGA系列符合PCI Express 2.0在2.5Gbps的規范。針對較近PCI – SIG研討會上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express（PCIe）IP核通過了符合PCI - SIGPCIe 2.0規范和互操作性的測試，確保萊迪思的解決方案與現有的支持系統的PCIe 2.0具有互操作性。實現這一重要行業事件使得2.5Gbps PCIe v2.0系統具有更高的可靠性且降低了成本和功耗，適用于通信、多媒體、服務器和移動平臺，萊迪思及其IP合作伙伴增加了更加廣泛的設計解決方案，支持被廣泛采用的串行互連標準。 

在PCIe 2.0規范允許工作在一個較低的速度（2.5Gbps），但環路帶寬的特點是不同的，比PCIe 1.1版更加嚴格。萊迪思的解決方案使不需要PCIe鏈路工作在5Gbps，但關注符合有關PCIe 2.0規范的用戶在符合PCIe 2.0規范的系統中使用低成本FPGA。

此外，針對萊迪思的PCI Express x1和x4的IP核，萊迪思與Trellisys有限公司提供了強大的和具有成本效益的PCIe總線功能模型（BFM）。同時有一些針對PCI Express的第三方驗證的核可用，這些通常是針對ASIC /定制邏輯，在FPGA開發過程中，驗證IP的成本往往使人望而卻步。Trellisys的PCIe BFM集中在事務層，因為通常在那里實現用戶的應用邏輯。這種方法假定物理和數據鏈路層完全壓縮在萊迪思的PCIe IP核中，已經由萊迪思驗證。

“Trellisys的PCI Express BFM使驗證投入符合FPGA開發流程，同時仍然保持有效的驗證概念，” Trellisys的總監Charles Gardiner說道。 “與PCI Express 1.1相比，由于PCI Express 2.0有更嚴格的測試要求，對PCI Express2.0規范的成功測試為與其他符合PCI Express2.0規范的器件一起工作提供了更穩定的運作。”

Trellisys的PCIe BFM支持Verilog和VHDL，并已在Aldec公司的Active- HDL及Riviera - PRO仿真器上進行了驗證。提供預編譯的代碼，為用戶提供了基于先進驗證套件的強大的程序庫。設計人員可以立即用Lattice Diamond® 1.2或更高版本的設計工具套件中的IPexpress™工具，開始評估和設計采用LatticeECP3萊迪思的符合PCI Express 2.0規范的系統。該IPexpress工具提供了PCIe核，參考設計和所有的腳本，BFM和模擬模型需要精簡集成至用戶設計。

“我們與Trellisys的關系增強了我們自己的技能，并重申我們的一貫致力于LatticeECP3 PCI Express IP產品組合的承諾，”萊迪思器件和解決方案的市場總監Shakeel Peera說道。 “這種合作提供了驗證的IP，使用戶減少設計的復雜性，針對他們的PCI Express設計縮短了產品的上市時間。”

關于萊迪思IP套件

萊迪思IP套件是可互操作的LatticeCORE™IP核系列，針對萊迪思器件結構進行了優化，能夠用于各種特定技術的應用。Lattice Diamond設計環境中的IPexpress工具使用戶能夠無縫地訪問萊迪思IP服務器的較新的IP核，并對它們進行配置。所有萊迪思IP核可以在購買前進行全面評估：在免費的評估模式，用戶可完全配置IP核，將它集成到他們的設計，執行全面驗證，甚至可以在有限的時間內在硬件上運行。購買年度的節點鎖定IP套件許可證能夠允許IP核成員無限制地在硬件上運行。節點鎖定許可證可用于多種設計或項目，時間可超過一年。如需了解有關如何萊迪思IP套件可為設計項目帶來價值的信息，請訪問：www.latticesemi.com/IPSuites。